SK 海力士
HBM4 从 12 层到 16 层：堆叠领先究竟从何而来
护城河不在 DRAM 单元本身，而在 MR-MUF 与混合键合之争，以及其上的热预算。
讨论 HBM4 时，最容易被误导的是把它当成“DRAM 制程又进了一代”。事实上 HBM 的竞争重心早已从存储单元本身，转移到了如何把十几颗裸片可靠地叠起来。HBM4 要从 12 层走向 16 层，真正的门槛是堆叠工艺与热管理，而不是把 DRAM 单元做得更小。这决定了护城河的位置和竞争对手的追赶难度。
海力士当前的核心工艺是 MR-MUF——先把裸片叠好，再用一种液态模封材料一次性灌注填缝并散热。它的好处是量产成熟、翘曲控制好、成本可控；代价是随着层数增加，堆栈变高、每层间距压缩，模封填充和散热的物理极限会越来越近——但海力士评估下来，MR-MUF 还能撑住 HBM4 的 16 层，真正的墙要到再下一代（HBM4E/HBM5）才逼近。
另一条路线是混合键合，即直接把上下两片的铜焊盘对铜焊盘无凸点键合。它在层数和互连密度上天花板更高，是通往 20 层以上的必经之路；但它对表面洁净度、对准精度和设备的要求极其苛刻，量产良率是行业公认的硬骨头。谁先把混合键合的成本压到接近 MR-MUF，谁就拿到了下一代的入场券。